FPGA工程師工資待遇(北京，2016年) - 大唐聯(lián)誠信息系統(tǒng)技術有限公司
2016-07-11 | 北京
工資待遇是求職過程中很重要的考慮因素，為了方便求職者更快更準地了解到大唐聯(lián)誠信息系統(tǒng)技術有限公司的工資待遇，職朋網友分享了2016年大唐聯(lián)誠信息系統(tǒng)技術有限公司FPGA工程師相關工資待遇，以供參考。
- 工資待遇
（FPGA工程師）
- 基本工資： 8600 元
- 津貼補助：
500 元
- 績效工資： 2000 元
- 年終獎： 16000 元
- 上班時間（FPGA工程師）
-
能否準時下班： 基本準時下班
- 周六周日是否加班：
周六周日均不加班
- 每年帶薪年假： 10 天
- 每周工作天數： 5 天
- 保險及福利（FPGA工程師）
- 社會保險（5險）：
有社會保險（5險）
- 是否有公積金： 有
- 工作滿意度（FPGA工程師）
- 工作環(huán)境/氛圍好嗎？：
一般
- 工作壓力大嗎？：
很輕松
-
公司管理怎么樣？： 一般
- 在公司能否學到東西？：
能學到一點
- 是否后悔進入這家公司？： 不后悔
以上信息僅代表發(fā)布者自己的觀點，由于在職時間、職位以及個體本身的影響，和公司整體情況可能會有偏差，僅供參考！
